The「Tick」-全新32nm Westmere处理器

　　「Tick-Tock 」的钟摆声音再次响起，基于全新 32 nm 的 Intel Westmere 处理器已经准备就绪，尽管在微架构上没有大幅改动，但凭着制程上的进步，在相同的芯片大小下能容立更多的运算核心，而且核心时脉提升空间进一步扩大，同时功耗表现亦得改善。在 32nm 制的加持下， Intel 计划于 2010 年第二季中推出首款六核心 DT 处理器，核心代号为「 Gulftown 」， HKEPC 又怎能让读者们失望，抢先找来全港首颗 Gulftown 六核心工程样本，与 Bloodfield 四核心处理器作对比测试。

　　

　　为拉开与对手之间的技术距离， 2006 年下半年 Intel 宣布推出全新「规则律动」「 Tick-Tock 」硅与微架构发展战略，于每年推出新处理器技术时，皆具备改良微架构的全新制程，全新或大幅改良的微架构设计，以迎合未来十年甚至更远的处理器市场。每个「 Tick 」代表推出具有增强微架构的新一代硅制程技术，与相对的「 Tock 」代表推出全新微架构，而每个「 Tick-Tock 」周期大约为 2 年。

　　按照「 Tick-Tock 」既定规划， Intel 在去年第四季发布了代号为「 Nehalem 」全新微架构处理器，这名字来自美国俄勒冈州波特兰市的一个小小的卫星城，它是基于「 Core 」微架构作出大幅改良，加入了更多有关提高性能，节能控制，多处理器扩展能力以及效能均衡的设计，主要分为运算内核及非运算内核部份：

　　运算内核改动方面：

　　1. 再次加入 Hyper-Threading 技术，第三代超线程技术，可让四核心多达 8 个线程。

　　2. 支持 VT-D 虚拟化技术，增加虚拟化输入及输出设备，并提高虚拟主机的性能及效率。

　　3. 加入 Turbo Mode ，在相同的 TDP 下，动态提升在较简单线任务的执行效率。

　　4. 新增 Intel SSE 4.2 指令集，提升 XML 、字符串及文本处理能力。

　　非运算核心改动方面：

　　1. 采用了三级 Cache 设计， L2 采用了超低延迟的设计， L3 Cache 则采用共享设计。

　　2. 内建记忆体控制器， 3 Channel 设计并支持 DDR3 模组，频宽提升最高达 3 倍。

　　3. 全新 QuickPath Interconnect 取代传统的 FSB ，最高可达 25.6GB/s 频宽。

　　4. 模组化设计，可按需要新增及减少核心组件，以迎合不同市场。

　　

　　「 Nehalem 」微架构是最近的一次「 Tock 」，接着即将登场的是下一代「 Tick 」，具备改良的备改良微架构的全新制程，代号为「 Westmere 」的 32nm 处理器，基本上它的微架构沿自「 Nehalem 」处理器并加入了 7 条全新的指令，但改用了入第二代 high-k 配搭金属闸极电晶体、代号为 P1268 的 32 nm 制程，采用 193 浸没式微影技术 (immersion lithography) 于重要的金属层并配搭 193 奈米或 248 奈米干式微影技术 (dry lithography) 于非重要的金属层，处理器采用 9 层 Copper layers 及 low-k 内部连结层 (interconnect layers) ，并采用无铅和无卤素封装，而芯片尺寸将约为 45nm 产品 的 70% 。

　　据 Intel 总裁暨执行长 Paul Otellini 指出，全新 32nm 不仅有效低降所需功耗，同时亦能提升核心时脉令运算效能，而且亦缩小处理器核心面积，令处理器能内建更多的运算核心或内建绘图核心、 PCI-E 接口及记忆体控制器，芯片组简化为单芯片，可进一步缩小 PC 体积，可切换绘图支持功能，能在内建绘图核心及独立绘图卡之间作出实时切换，达至节能省电效果。